Màn hình LCD giao diện MIPI kích thước nhỏ, phản hồi nhanh, thiết kế đơn giản

Với sự ra đời của kỷ nguyên thông minh 5G và AI toàn cầu, hiệu suất của chip CPU của các sản phẩm phần cứng đã được cải thiện đáng kể và yêu cầu về giao diện màn hình LCD cũng tăng lên. Nhu cầu về giao diện truyền tốc độ cao MIPI ngày càng tăng. Màn hình LCD của giao diện MIPI luôn có kích thước từ 3,5 inch trở lên. Đối với màn hình có độ phân giải cao, trên thị trường không có sản phẩm giao diện MIPI dành cho màn hình cỡ nhỏ dưới màn hình LCD 3,5 inch. Sau một thời gian dài nghiên cứu phát triển và tăng cường đầu tư, công ty chúng tôi đã cho ra mắt nhiều loại màn hình LCD giao diện MIPI cỡ nhỏ, bao gồm giao diện MIPI 2,0 inch và giao diện MIPI 2,4 inch, giao diện MIPI 2,8 inch, MIPI 3,0 inch giao diện, LCD giao diện MIPI 3,2 inch Màn hình được làm bằng chất liệu IPS, vượt trội hơn nhiều so với các màn hình LCD làm sẵn trên thị trường về hiệu ứng hiển thị, góc nhìn và tốc độ truyền dữ liệu, đáp ứng nhu cầu của khách hàng sử dụng màn hình LCD giao diện MIPI cỡ nhỏ. Hai sản phẩm này hiện có thể so sánh với khách hàng trong và ngoài nước về nguồn cung sản xuất hàng loạt.
MIPI được thiết kế đặc biệt cho các ứng dụng nhạy cảm với nguồn điện sử dụng tín hiệu có biên độ thấp ở chế độ (truyền dữ liệu) tốc độ cao. Hình 2 so sánh sự dao động tín hiệu của MIPI với các kỹ thuật vi sai khác.
Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.
MIPI được thiết kế đặc biệt cho các ứng dụng nhạy cảm với nguồn điện sử dụng tín hiệu có biên độ thấp ở chế độ (truyền dữ liệu) tốc độ cao. Hình 2 so sánh sự dao động tín hiệu của MIPI với các kỹ thuật vi sai khác.
Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.

Hình 2: So sánh biên độ tín hiệu của một số kỹ thuật xoay vi sai phổ biến

-------------------------------------------------- -------------------------------------------------- ------------

MIPI chỉ định làn (làn) đồng hồ vi sai và làn dữ liệu có thể mở rộng từ 1 đến 4, có thể điều chỉnh tốc độ dữ liệu theo nhu cầu của bộ xử lý và thiết bị ngoại vi. Hơn nữa, thông số kỹ thuật MIPI D-PHY chỉ đưa ra phạm vi tốc độ dữ liệu và không chỉ định tốc độ vận hành cụ thể. Trong một ứng dụng, các làn dữ liệu khả dụng và tốc độ dữ liệu được xác định bởi các thiết bị ở cả hai đầu giao diện. Tuy nhiên, lõi IP MIPI D-PHY hiện có có thể cung cấp tốc độ truyền lên tới 1 Gbps trên mỗi làn dữ liệu, điều này chắc chắn có nghĩa là MIPI rất phù hợp cho các ứng dụng hiệu suất cao hiện tại và tương lai.
Có một lợi thế lớn khác khi sử dụng MIPI làm giao diện dữ liệu. MIPI rất phù hợp cho các thiết kế MID và điện thoại thông minh mới vì kiến ​​trúc MIPI DSI và CSI-2 mang lại sự linh hoạt cho các thiết kế mới và hỗ trợ các tính năng hấp dẫn như màn hình XGA và camera lớn hơn 8 megapixel. Với khả năng băng thông được cung cấp bởi các thiết kế bộ xử lý hỗ trợ MIPI mới, các tính năng mới như màn hình kép có độ phân giải cao và/hoặc camera kép giờ đây có thể được xem xét sử dụng một giao diện MIPI duy nhất.
Trong các thiết kế kết hợp những khả năng này, các công tắc analog băng thông cao được thiết kế và tối ưu hóa cho tín hiệu MIPI, chẳng hạn như FSA642 của Fairchild Semiconductor, có thể được sử dụng để chuyển đổi giữa nhiều thành phần màn hình hoặc camera. FSA642 là bộ chuyển mạch tương tự hai cực vi sai ba cực (SPDT) băng thông cao có khả năng chia sẻ một làn đồng hồ MIPI và hai làn dữ liệu MIPI giữa hai thiết bị MIPI ngoại vi. Các thiết bị chuyển mạch như vậy có thể cung cấp một số lợi ích bổ sung: cách ly các tín hiệu đi lạc (sơ khai) khỏi các thiết bị không được chọn và tăng tính linh hoạt định tuyến và vị trí ngoại vi. Để đảm bảo thiết kế thành công các công tắc vật lý này trên đường kết nối MIPI, ngoài băng thông, một số thông số chuyển mạch chính phải được xem xét:

1. Tắt cách ly: Để duy trì tính toàn vẹn tín hiệu của đường dẫn dữ liệu/đồng hồ đang hoạt động, các bộ chuyển mạch cần có hiệu suất tắt cách ly hiệu quả. Đối với các tín hiệu vi sai MIPI tốc độ cao 200mV với chế độ chung không khớp tối đa là 5mV, mức cách ly tắt giữa các đường chuyển đổi phải ở mức -30dBm hoặc cao hơn.

2. Chênh lệch độ trễ vi sai: Độ chênh lệch độ trễ (độ lệch) giữa các tín hiệu bên trong của cặp vi sai (độ chênh lệch độ trễ trong cặp vi sai) và độ chênh lệch độ trễ giữa các điểm giao nhau vi sai của đồng hồ và các kênh dữ liệu (độ chênh lệch độ trễ giữa các kênh ) phải giảm xuống 50 ps trở lên Nhỏ. Đối với các thông số này, hiệu suất trễ vi sai tốt nhất trong ngành dành cho loại thiết bị chuyển mạch này hiện nằm trong khoảng từ 20 ps đến 30 ps.

3. Trở kháng của công tắc: Điều cần cân nhắc chính thứ ba khi lựa chọn công tắc analog là sự cân bằng giữa các đặc tính trở kháng của điện trở bật (RON) và điện dung trên (CON). Liên kết MIPI D-PHY hỗ trợ cả chế độ truyền dữ liệu năng lượng thấp và chế độ truyền dữ liệu tốc độ cao. Do đó, RON của công tắc nên được lựa chọn một cách cân bằng để tối ưu hóa hiệu suất của các chế độ làm việc hỗn hợp. Tốt nhất, thông số này nên được đặt riêng cho từng chế độ vận hành. Kết hợp RON tốt nhất cho từng chế độ và giữ CON chuyển đổi ở mức thấp là rất quan trọng để duy trì tốc độ quay ở máy thu. Theo nguyên tắc chung, việc giữ CON dưới 10 pF sẽ giúp tránh được tình trạng suy giảm (kéo dài) thời gian chuyển tiếp tín hiệu thông qua switch ở chế độ tốc độ cao.

-------------------------------------------------- ----------------------
So với cổng song song, mô-đun giao diện MIPI có ưu điểm là tốc độ nhanh, lượng dữ liệu truyền lớn, tiêu thụ điện năng thấp và chống nhiễu tốt. Nó ngày càng được khách hàng ưa chuộng và phát triển nhanh chóng. Ví dụ: một mô-đun 8M có cả truyền dẫn MIPI và cổng song song yêu cầu ít nhất 11 đường truyền và xung nhịp đầu ra lên tới 96M để đạt được đầu ra pixel đầy đủ 12FPS; trong khi sử dụng giao diện MIPI chỉ yêu cầu 2 Tốc độ khung hình 12FPS dưới pixel đầy đủ có thể đạt được với 6 đường truyền trong kênh và mức tiêu thụ hiện tại sẽ thấp hơn khoảng 20MA so với truyền cổng song song. Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.
Hình trên là trạng thái thiết kế vi sai lý tưởng điển hình. Để đảm bảo trở kháng vi sai, độ rộng đường và khoảng cách giữa các đường phải được lựa chọn cẩn thận theo mô phỏng phần mềm; Để tận dụng được đường vi sai, cặp đường vi sai phải được liên kết chặt chẽ bên trong và hình dạng của đường vi sai phải đối xứng. Ngay cả vị trí của các lỗ xuyên cũng cần được đặt đối xứng; các đường vi sai cần có độ dài bằng nhau để tránh độ trễ truyền dẫn gây ra lỗi bit; Ngoài ra, điều quan trọng cần lưu ý là để đạt được sự ghép nối chặt chẽ, không sử dụng dây nối đất ở giữa cặp vi sai và định nghĩa mã PIN cũng là tốt nhất. Tránh đặt miếng đệm nối đất giữa các cặp vi sai (tham khảo các đường vi sai liền kề về mặt vật lý).
Phần sau đây giới thiệu ngắn gọn về chế độ kênh và mức độ trực tuyến của MIPI. Ở chế độ hoạt động bình thường, kênh dữ liệu ở chế độ tốc độ cao hoặc chế độ điều khiển. Ở chế độ tốc độ cao, trạng thái kênh là vi phân 0 hoặc 1, nghĩa là khi P trong cặp đường truyền cao hơn N thì được xác định là 1 và khi P thấp hơn N thì được xác định là 0. Tại lần này, điện áp đường dây thông thường là vi sai 200MV. Xin lưu ý rằng tín hiệu hình ảnh chỉ được truyền ở chế độ tốc độ cao; ở chế độ điều khiển, biên độ điển hình của mức cao là 1,2V. Lúc này, tín hiệu trên P và N không phải là tín hiệu vi phân mà độc lập với nhau. Khi P là 1,2V, N Khi nó cũng là 1,2V, giao thức MIPI xác định trạng thái là LP11. Tương tự, khi P là 1,2V và N là 0V, trạng thái được xác định là LP10, v.v. Ở chế độ điều khiển, nó có thể bao gồm LP11, LP10, LP01 và LP00. Các tiểu bang khác nhau; giao thức MIPI quy định rằng các thời gian khác nhau bao gồm bốn trạng thái khác nhau của chế độ điều khiển thể hiện việc vào hoặc thoát khỏi chế độ tốc độ cao; ví dụ: sau chuỗi LP11-LP01-LP00, hãy chuyển sang chế độ tốc độ cao. Hình dưới đây là minh họa về mức độ dòng.