Ưu điểm của việc truyền dữ liệu MIPI làm giao diện hiển thị

   Với sự ra đời của kỷ nguyên thông minh 5G và AI toàn cầu, hiệu suất của chip CPU trong các sản phẩm phần cứng đã được cải thiện đáng kể và yêu cầu về giao diện màn hình LCD cũng tăng lên. Nhu cầu về giao diện truyền tốc độ cao MIPI ngày càng tăng. Sau một thời gian dài nghiên cứu phát triển và tăng cường đầu tư, công ty chúng tôi đã cho ra đời nhiều loại màn hình giao diện MIPI, từ 1,14 inch đến 10,1 inch, với giao diện MIPI cho khách hàng lựa chọn, đáp ứng nhu cầu của khách hàng nhỏ và vừa. màn hình LCD giao diện MIPI cỡ trung bình.

   MIPI được thiết kế đặc biệt cho các ứng dụng nhạy cảm với nguồn điện sử dụng dao động tín hiệu có biên độ thấp ở chế độ (truyền dữ liệu) tốc độ cao. 

   Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.

    MIPI được thiết kế đặc biệt cho các ứng dụng nhạy cảm với nguồn điện sử dụng dao động tín hiệu có biên độ thấp ở chế độ (truyền dữ liệu) tốc độ cao.

    Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.

  MIPI chỉ định kênh đồng hồ vi sai (làn) và số làn dữ liệu có thể mở rộng từ 1 đến 4, có thể điều chỉnh tốc độ dữ liệu theo nhu cầu của bộ xử lý và thiết bị ngoại vi. Hơn nữa, thông số kỹ thuật MIPI D-PHY chỉ đưa ra phạm vi tốc độ dữ liệu và không chỉ định tốc độ vận hành cụ thể. Trong một ứng dụng, các kênh dữ liệu sẵn có và tốc độ dữ liệu được xác định bởi các thiết bị ở cả hai phía của giao diện. Tuy nhiên, lõi IP MIPI D-PHY hiện có có thể cung cấp tốc độ truyền lên tới 1 Gbps trên mỗi làn dữ liệu, điều này chắc chắn có nghĩa là MIPI hoàn toàn phù hợp cho các ứng dụng hiệu suất cao hiện tại và tương lai.

   Có một lợi ích lớn khác khi sử dụng MIPI làm giao diện dữ liệu. MIPI phù hợp lý tưởng cho các thiết kế MID và điện thoại thông minh mới vì kiến ​​trúc MIPI DSI và CSI-2 mang lại sự linh hoạt cho các thiết kế mới và hỗ trợ các tính năng hấp dẫn như màn hình XGA và camera có độ phân giải cao hơn 8 megapixel. Với khả năng băng thông được cung cấp bởi các thiết kế bộ xử lý hỗ trợ MIPI mới, giờ đây có thể xem xét tận dụng một giao diện MIPI duy nhất để kích hoạt các tính năng mới như màn hình kép có độ phân giải cao và/hoặc camera kép.

    Trong các thiết kế kết hợp các tính năng này, các công tắc analog băng thông cao được thiết kế và tối ưu hóa cho tín hiệu MIPI, chẳng hạn như FSA642 của Fairchild Semiconductor, có thể được sử dụng để chuyển đổi giữa nhiều thành phần màn hình hoặc camera. FSA642 là bộ chuyển mạch tương tự hai cực vi sai ba chiều (SPDT) băng thông cao có thể chia sẻ một kênh đồng hồ MIPI và hai kênh dữ liệu MIPI giữa hai thiết bị MIPI ngoại vi. Các thiết bị chuyển mạch như vậy có thể mang lại một số lợi ích bổ sung: cách ly các tín hiệu giả (sơ khai) khỏi các thiết bị không được chọn và tăng tính linh hoạt trong định tuyến và vị trí ngoại vi. Để đảm bảo thiết kế thành công các công tắc vật lý này trên đường kết nối MIPI, ngoài băng thông, một số thông số chuyển mạch chính sau đây phải được xem xét:

1. Cách ly tắt: Để duy trì tính toàn vẹn tín hiệu của đường dẫn dữ liệu/đồng hồ đang hoạt động, bộ chuyển mạch cần có hiệu suất cách ly tắt hiệu quả. Đối với các tín hiệu vi sai MIPI tốc độ cao ở 200mV và chế độ chung không khớp tối đa là 5mV, mức cách ly tắt giữa các đường chuyển đổi phải ở mức -30dBm hoặc cao hơn.

2. Chênh lệch độ trễ vi sai: Chênh lệch độ trễ (độ lệch) giữa các tín hiệu trong cặp vi sai (chênh lệch độ trễ của cặp vi sai) và độ chênh lệch độ trễ giữa các điểm giao nhau vi sai của kênh đồng hồ và kênh dữ liệu (chênh lệch độ trễ giữa các kênh ) phải giảm xuống còn 50 ps hoặc hơn. Bé nhỏ. Đối với các thông số này, hiệu suất chênh lệch độ trễ tốt nhất trong ngành đối với loại công tắc này hiện nằm trong khoảng từ 20 ps đến 30 ps.

3. Trở kháng công tắc: Điều cần cân nhắc chính thứ ba khi lựa chọn công tắc analog là sự cân bằng giữa các đặc tính trở kháng của điện trở trên (RON) và điện dung trên (CON). Liên kết MIPI D-PHY hỗ trợ cả chế độ truyền dữ liệu năng lượng thấp và chế độ truyền dữ liệu tốc độ cao. Do đó, RON của công tắc nên được chọn một cách cân bằng để tối ưu hóa hiệu suất của chế độ vận hành hỗn hợp. Tốt nhất, thông số này nên được đặt riêng cho từng chế độ vận hành. Việc kết hợp RON tối ưu cho từng chế độ và giữ CON chuyển mạch ở mức rất thấp là điều quan trọng để duy trì tốc độ quay ở máy thu. Nguyên tắc chung là việc giữ CON dưới 10 pF sẽ giúp tránh tình trạng suy giảm (kéo dài) thời gian chuyển tiếp tín hiệu thông qua công tắc ở chế độ tốc độ cao.

   So với các cổng song song, mô-đun giao diện MIPI có ưu điểm là tốc độ nhanh, lượng truyền dữ liệu lớn, tiêu thụ điện năng thấp và chống nhiễu tốt. Chúng ngày càng được khách hàng ưa chuộng và phát triển nhanh chóng. Ví dụ: mô-đun 8M có cả truyền dẫn MIPI và cổng song song yêu cầu ít nhất 11 đường truyền và xung nhịp đầu ra lên tới 96M để đạt được đầu ra pixel đầy đủ 12FPS khi sử dụng truyền dẫn cổng song song 8 bit. Tuy nhiên, sử dụng giao diện MIPI chỉ yêu cầu 2 kênh A gồm 6 đường truyền có thể đạt tốc độ khung hình 12FPS dưới pixel đầy đủ và mức tiêu thụ hiện tại sẽ thấp hơn khoảng 20MA so với truyền cổng song song. Vì MIPI sử dụng truyền tín hiệu vi sai nên thiết kế cần phải được thiết kế nghiêm ngặt theo các quy tắc chung của thiết kế vi sai. Điều quan trọng là đạt được sự kết hợp trở kháng vi sai. Giao thức MIPI quy định giá trị trở kháng vi sai của đường truyền là 80-125 ohms.